

## Compito B

**Domanda 1**

Descrivere le caratteristiche dei processori multipli issue statici e spiegare come vengono gestite in tali processori le criticità sui dati e sul controllo.

**Domanda 2**

Descrivere le tecniche di predizione statica di salto non eseguito e salto eseguito e spiegare se e come possono essere applicate nel processore MIPS.

**Esercizio 1**

Si consideri il processore MIPS con pipeline (il cui schema è allegato) e la seguente sequenza di codice.

```
addi $1, $1, -4
sw $2, 0($1)
lw $3, 4($1)
add $3, $2, $3
sw $3, 4($1)
sub $2, $3, $5
```

Si individuino le criticità sui dati e si indichi il valore assunto dai segnali di controllo ForwardA, ForwardB, ID/EX.RegDst, PCWrite e IF/ID.Write per i cicli di clock da 3 a 9. Si assuma che il PC sia inizializzato alla prima istruzione della sequenza e che i cicli di clock 1 e 2 siano già stati eseguiti (ovvero la prima istruzione `addi` è nello stadio EXE). Si usi il simbolo X nel caso in cui il segnale di controllo abbia valore *don't care*.

**Esercizio 2**

Sia dato il seguente ciclo di un programma in un linguaggio ad alto livello:

```
do {
  if (B[i] < 0) {
    A[i] = A[i] + K;
    C[i] = A[i] - C[i];
  }
  else {
    A[i] = 1;
    C[i] = 1;
  }
  i++;
} while (i != N);
```

Il programma sia stato compilato nel codice in assembler MIPS. Si supponga che i registri `$t4`, `$t5`, `$t6` e `$t7` siano stati inizializzati rispettivamente ai valori 0,  $N*4$ , 1 e K. I simboli `BASEA`, `BASEB` e `BASEC` sono costanti a 16 bit, prefissate. La frequenza di clock del processore vale 1,6 GHz.

```
Loop: beq $t4, $t5, End
      lw $t1, BASEB($t4)
      slt $t0, $t1, $zero          # if ($t1<$zero) $t0=1; else $t0=0;
      bne $t0, $zero, L1
      sw $t6, BASEA($t4)
      sw $t6, BASEC($t4)
      j L2
L1:   lw $t2, BASEA($t4)
      add $t2, $t2, $t7
      sw $t2, BASEA($t4)
      lw $t3, BASEC($t4)
      sub $t3, $t2, $t3
      sw $t3, BASEC($t4)
L2:   addi $t4, $t4, 4
      j Loop
End:
```

Si supponga che il ciclo venga iterato N volte (con N grande a piacere) tramite una pipeline MIPS a 5 stadi. Si consideri una generica iterazione del ciclo e si ipotizzi che nel 40% dei casi risulti ( $B[i] < 0$ ). Si consideri l'istruzione `j` come un'istruzione di branch (`beq` o `bne`) la cui condizione viene sempre valutata vera.

a) Si supponga che la pipeline sia priva di ottimizzazioni.

- Nel diagramma a ciclo multiplo della pipeline individuare le criticità sui dati di tipo RAW e le criticità sul controllo ed indicare il tipo di criticità.
- Indicare il numero di stalli necessari a risolvere le criticità individuate.

- Calcolare il numero totale di stalli inseriti, il CPI asintotico ed il throughput asintotico espresso in MIPS.
- b) Si supponga che nella pipeline siano state introdotte le seguenti ottimizzazioni:
- nel banco dei registri è possibile la lettura e la scrittura nello stesso ciclo di clock;
  - forwarding dei dati;
  - anticipazione del salto nello stadio ID per le istruzioni beq, bne e j.
    - Nel diagramma a ciclo multiplo della pipeline individuare le criticità sui dati di tipo RAW e le criticità sul controllo rimaste ed indicare il tipo di criticità; indicare i percorsi di forwarding utilizzati, specificando i registri di pipeline coinvolti.
    - Indicare il numero di stalli necessari a risolvere le criticità rimaste.
    - Calcolare il numero totale di stalli inseriti, il CPI asintotico ed il throughput asintotico espresso in MIPS.

### Esercizio 3

Si consideri il seguente frammento di codice in linguaggio C, dove A e B sono due vettori di interi:

```
for (i=N; i>0; i--) {
    B[i] = B[i] - C[i]/2;
    C[i] = 0;
}
```

Il sorgente sia stato compilato nel seguente codice in assembler MIPS. Si assuma che il registro \$t1 sia stato inizializzato al valore N. I simboli BASEB e BASEC sono costanti a 16 bit, prefissate.

```
Loop: lw $t3, BASEC($t0)
      srl $t3, $t3, 1
      lw $t2, BASEB($t0)
      sub $t2, $t2, $t3
      sw $t2, BASEB($t0)
      sw $zero, BASEC($t0)
      addi $t0, $t0, -4
      addi $t1, $t1, -1
      bnez $t1, Loop
```

Exit:

- a) Effettuare il loop unrolling (con un fattore di srotolamento pari a 2) e riordinare il codice sul processore MIPS scalare con pipeline ottimizzata allo scopo di massimizzare le prestazioni.
- Calcolare il valore del CPI per una generica iterazione del ciclo originale prima di effettuare il loop unrolling.
  - Calcolare il valore del CPI per una generica iterazione del ciclo modificato dopo aver effettuato il loop unrolling ed il riordinamento.
- b) (*facoltativo*) Indicare un riordinamento del ciclo originale (prima del loop unrolling) che, mantenendo la stessa semantica del frammento, minimizzi il numero di stalli sul processore MIPS scalare con pipeline ottimizzata.